#### (19) 世界知的所有権機関 国際事務局



# 

### (43) 国際公開日 2003年5月22日 (22.05.2003)

**PCT** 

# (10) 国際公開番号 WO 03/043187 A1

(51) 国際特許分類7:

H03G 3/30

(21) 国際出願番号:

PCT/JP02/11759

(22) 国際出願日:

2002年11月12日(12.11.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2001-348018

2001年11月13日(13.11.2001) JP

(71) 出願人 (米国を除く全ての指定国について): 新潟精 密株式会社 (NIIGATA SEIMITSU CO., LTD.) [JP/JP]; 〒943-0834 新潟県上越市 西城町2丁目5番13号 , Niigata (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 宮城 弘

(MTYAGI, Hiroshi) [JP/JP]; 〒943-0834 新潟県 上越市 西城町 2 丁目 5 番 1 3 号 新潟精密株式会社内 Niigata (JP).

(74) 代理人: 兩貝 正彦 (AMAGAI, Masahiko); 〒169-0074 東京都 新宿区北新宿1丁目8番15号北新宿OC ビル 2階 雨貝特許事務所 Tokyo (JP).

(81) 指定国 (国内): CN, US.


(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).

添付公開書類:

国際調査報告書

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

- (54) Title: AUTOMATIC GAIN CONTROL CIRCUIT
- (54) 発明の名称: 自動利得制御回路



(57) Abstract: An automatic gain control circuit integrally fabricated on a semiconductor substrate. An AGC circuit (17) controls the gain of an intermediate-frequency amplifier circuit (15) so that the average level of the output signal (sound signal) of an AM detector circuit (16) may be substantially constant. The AGC circuit (17) includes a time-constant circuit (100), which comprises a charging circuit for intermittently charging the capacitor and a discharging circuit for intermittently discharging the same. By this intermittent charging and discharging of the capacitor having a small capacitance, a large time constant is set.

16...AM DETECTOR CIRCUIT 17...AGC CIRCUIT 100...TIME-CONSTANT CIRCUIT

#### (57) 要約:

半導体基板上に一体形成することができる自動利得制御回路を提供することを目的とする。AGC回路17は、AM検波回路16の出力信号(音声信号)の平均レベルがほぼ一定になるように中間周波増幅回路15の利得を制御する。AGC回路17には、時定数回路100が含まれている。この時定数回路100は、このコンデンサを間欠的に充電する充電回路と、間欠的に放電させる放電回路とを備えており、小さな静電容量のコンデンサに対して間欠的な充放電動作を行うことにより、大きな時定数が設定されている。

ı

#### 明細書

#### 自動利得制御回路

## 技術分野

本発明は、受信機等に含まれる増幅器の利得を制御する自動利得制御回路に関する。

#### 背景技術

AM受信機やFM受信機等においては、受信電界強度に応じた出力音声レベルの変動を防止するためにAGC(自動利得制御)回路が用いられている。例えば、AM受信機に含まれる中間周波増幅回路にAGC回路が接続されており、AM検波出力に応じて中間周波増幅回路の利得が制御されている。これにより、中間周波増幅回路の利得が、弱電界地域では大きな値に、反対に強電界地域では小さな値に設定され、常にほぼ一定の音声出力が得られるようになっている。

ところで、上述した従来のAGC回路では、音声信号を平滑して直流レベルを 検出する必要があり、大きな時定数のローパスフィルタが用いられる。すなわち、 ローパスフィルタを構成するコンデンサあるいは抵抗の素子定数を大きな値に設 定する必要があり、これらの素子による占有面積の増大を考慮すると、他の回路 とともにAGC回路全体を半導体基板上に一体形成することができないという問 題があった。

#### 発明の開示

本発明は、このような点に鑑みて創作されたものであり、その目的は、半導体 基板上に一体形成することができる自動利得制御回路を提供することにある。

本発明の自動利得制御回路は、制御信号によって利得が調整可能な増幅器に接続されており、増幅器の出力電圧を所定の時定数で平滑する時定数回路と、時定数回路の出力電圧に基づいて制御信号を生成する制御信号生成回路とを有している。また、時定数回路は、コンデンサと、このコンデンサの端子電圧と入力電圧

とを比較する電圧比較器と、端子電圧よりも入力電圧の方が相対的に高い場合に コンデンサを間欠的に充電する充電回路と、端子電圧の方が入力電圧よりも相対 的に低い場合にコンデンサから間欠的に放電電流を放出する放電回路と、充電回 路による充電速度と放電回路による放電速度を異ならせる充放電速度設定手段と を備えている。コンデンサに対して間欠的な充放電が行われるため、コンデンサ の静電容量を小さくした場合であっても緩やかに端子電圧が変化し、等価的に大 きな時定数を設定することができる。したがって、小さな静電容量のコンデンサ を用いた場合であっても自動利得制御回路内の時定数回路に大きな時定数を設定 することができ、自動利得制御回路全体を半導体基板上に一体形成することが可 能となる。また、充放電速度設定手段を設けることにより、時定数回路内のコン デンサに対する充電速度と放電速度を異ならせることができるため、容易にアタ ック時間とリリース時間が異なる自動利得制御回路を実現することが可能になる。 ・また、コンデンサに所定の充電電流を供給する電流供給部と、電流供給部によ る充電電流の間欠的な供給動作のタイミングを制御する第1のタイミング制御部 とを含んで充電回路を構成するとともに、コンデンサから所定の放電電流を放出 する電流放出部と、電流放出部による放電電流の間欠的な放出動作のタイミング を制御する第2のタイミング制御部とを含んで放電回路を構成することが望まし い。電流供給部による充電電流の供給動作のタイミングと電流放出部による放電 電流の放出動作のタイミングを制御することにより、コンデンサの間欠的な放電 動作を容易に制御することができる。

また、上述した充放電速度設定手段は、第1および第2のタイミング制御部に よって制御される充電電流の間欠的な供給時間と放電電流の間欠的な放出時間を 異ならせることが望ましい。充放電動作が行われる時間そのものを異ならせるこ とにより、容易に自動利得制御回路のアタック時間とリリース時間を異ならせる ことができる。

また、第1および第2のタイミング制御部のそれぞれが、所定のデューティ比を有するパルス信号に基づいてタイミングの制御を行うスイッチを有している場合に、上述した充放電速度設定手段は、充電用のパルス信号のデューティ比と放電用のパルス信号のデューティ比を異ならせることが望ましい。これにより、充

電時間と放電時間とを異ならせる制御が容易となる。

また、上述した充放電速度設定手段は、電流供給部によって供給される充電電流と電流放出部によって放出される放電電流を異ならせることが望ましい。充電電流値と放電電流値とを異ならせることにより、容易に自動利得制御回路のアタック時間とリリース時間を異ならせることができる。

また、電流供給部および電流放出部のそれぞれが、所定の基準電圧がゲートに 印加されるトランジスタによって構成されている場合に、上述した充放電速度設 定手段は、充電用のトランジスタと放電用のトランジスタのゲート寸法を異なら せることが望ましい。これにより、充電電流値と放電電流値とを異ならせる制御 が容易となる。

#### 図面の簡単な説明

- 図1は、一実施形態のAGC回路が含まれるAM受信機の構成を示す図、
- 図2は、中間周波増幅回路の構成を示す図、
- 図3は、中間周波増幅回路に含まれる各段の増幅器の詳細構成を示す回路図、
- 図4は、AGC回路の詳細構成を示す回路図、
- 図5は、時定数回路の原理ブロックを示す図、
- 図6は、時定数回路の具体的な構成を示す回路図、
- 図7は、時定数回路の変形例を示す回路図、
- 図8は、MOS型のFETのゲート寸法を示す図である。

### 発明を実施するための最良の形態

以下、本発明を適用した一実施形態のAGC回路について、図面を参照しながら説明する。

図1は、一実施形態のAGC回路が含まれるAM受信機の構成を示す図である。 図1に示すように、本実施形態のAM受信機は、高周波増幅回路11、混合回路 12、局部発振器13、中間周波フィルタ14、中間周波増幅回路15、AM検 波回路16、AGC回路17を含んで構成されている。アンテナ10によって受 信したAM変調波信号を高周波増幅回路11によって増幅した後、局部発振器1 4

3から出力される局部発振信号を混合することにより高周波信号から中間周波信号への変換を行う。

中間周波フィルタ14は、中間周波増幅回路15の前段に設けられており、入力される中間周波信号から変調波信号の占有周波数帯域幅に含まれる周波数成分を抽出する。中間周波増幅回路15は、中間周波信号を増幅する。AM検波回路16は、中間周波増幅回路15によって増幅された後の中間周波信号に対してAM検波処理を行って音声信号を出力する。AGC回路17は、AM検波回路16の出力信号(音声信号)の平均レベルがほぼ一定になるように中間周波増幅回路15の利得を制御する。

図2は、中間周波増幅回路15の構成を示す図である。図2に示すように、本 実施形態の中間周波増幅回路15は、複数段(例えば4段)の縦続接続された増 幅器251~254を備えている。増幅器251~254のそれぞれは所定の利 得を有しており、中間周波増幅回路15全体では各増幅器251~254の利得 を掛け合わせた利得を有する。また、これらの各増幅器251~254の利得は、 AGC回路17によって設定される。

図3は、中間周波増幅回路15に含まれる各段の増幅器の詳細構成を示す回路 図である。増幅器251~254のそれぞれは同じ構成を有しており、以下では 増幅器251について詳細に説明する。

図3に示すように、本実施形態の増幅器251は、定電流を生成するFET201、202、電流源203と、入力信号を差動増幅する2つのFET204、205と、これら2つのFET204、205の差動出力の利得を制御信号V+、V-に応じて可変する4つのFET206、207、208、209と、入力信号から直流成分を除去する2つのコンデンサ210、211と、2つの負荷抵抗212、213とを含んで構成されている。前段の回路(中間周波フィルタ14)からの入力信号(IN+、IN-)がFET204、205に入力され、AGC回路17からの制御信号(V+、V-)がFET206~209に入力されている。この構成に含まれるFET201、202、206~209は全てpチャネル型が用いられている。なお、コンデンサ210、211のそれぞれの一方端に接続された抵抗220、221は、これらのコンデンサ210、211とと

もにハイパスフィルタを構成しており、入力信号からフリッカーノイズ(1/f ノイズ)が含まれる低域成分を除去する。また、抵抗212、213のそれぞれ に並列に接続されたコンデンサ222、223は、これらの抵抗212、213 とともにローパスフィルタを構成しており、出力信号から熱雑音が含まれる高域 成分を除去する。

図4は、AGC回路17の詳細構成を示す回路図である。図4に示すように、本実施形態のAGC回路17は、入力信号を所定の時定数で平滑する時定数回路100と、所定の電源電圧Vrを発生する電源300と、この電源電圧Vrを動作電圧として時定数回路100の出力電圧を増幅する増幅器301と、定電流を生成する2つのFET302、303、電流源304と、電源300で発生した電源電圧Vrおよび増幅器301の出力電圧を差動増幅する2つのFET305、306および2つの抵抗307、308とを含んで構成されている。

時定数回路100では、AM検波回路16の出力信号を平滑するために、出力電圧が上昇する場合の応答時間(時定数)と反対に出力電圧が減少する場合の応答時間が異なる値に設定されている。例えば、電圧上昇時の応答時間が50msecに、電圧減少時の応答時間が300~500msecに設定されている。増幅器301は、時定数回路100の平滑出力を増幅しており、出力電圧が0Vから電源電圧Vrまでの範囲で変化する。

すなわち、AM検波回路16の出力信号の電圧レベルが小さい場合には、時定数回路100の出力電圧が低くなるため、増幅器301の出力電圧が0Vに近い小さな値となる。したがって、差動動作を行う2つのFET305、306に着目すると、一方のFET305のゲートに電源電圧Vrが、他方のFET306のゲートに0Vに近い低い電圧が印加され、それぞれのドレインからは大きな電位差を有する2つの制御信号(V+、V-)が出力される。この制御信号が上述した増幅器251に入力されると、2つのFET206、207あるいは2つのFET208、209によって差動動作が行われるため、増幅器251全体の利得が高くなり、大きな電位差を有する差動出力信号(OUT+、OUT-)が増幅器251から出力される。

また、AM検波回路の出力電圧の電圧レベルが大きくなると、時定数回路10

0の出力電圧が高くなるため、増幅器301の出力電圧が電源電圧Vrに近い値となる。したがって、差動動作を行う2つのFET305、306に着目すると、一方のFET305のゲートに電源電圧Vrが、他方のFET306のゲートに電源電圧Vrが、他方のFET306のゲートに電源電圧Vrあるいはこれに近い電圧が印加され、それぞれのドレインからはほとんど同じ電圧レベルの2つの制御信号(V+、V-)が出力される。この制御信号が上述した増幅器251に入力されると、2つのFET206、207あるいは2つのFET208、209によってほとんど差動動作が行われなくなるため、増幅器251全体の利得が低くなり、小さな電位差を有する差動出力信号(OUT+、OUT-)が増幅器251から出力される。

図5は、時定数回路100の原理ブロックを示す図である。図5に示すように、本実施形態の時定数回路100は、コンデンサ110、電圧比較器112、充電回路114、放電回路116、充放電速度設定部118を備えている。電圧比較器112は、コンデンサ110の端子電圧と入力電圧とを比較し、この比較結果に応じて充電回路114あるいは放電回路116の動作を有効にする。充電回路114は、間欠的に充電電流を供給することによりコンデンサ110を充電する。例えば、この充電回路114は、定電流回路とスイッチとを含んで構成されており、スイッチがオン状態になったときに定電流回路からコンデンサ110に対して充電電流が供給される。また、放電回路116は、間欠的に放電電流を流すことによりコンデンサ110を放電する。例えば、この放電回路116は、定電流回路とスイッチとを含んで構成されており、スイッチがオン状態になったときにコンデンサ110から一定の電流が放出される。充放電速度設定部118は、充電回路114によるコンデンサ110の充電速度と放電回路116によるコンデンサ110の放電速度とを異ならせる設定を行う。この充放電速度設定部118が充放電速度とを異ならせる設定を行う。この充放電速度設定部118が充放電速度設定手段に対応しており、具体的な内容については後述する。

このように、本実施形態の時定数回路100は、コンデンサ110に対して間欠的な充放電動作を行っている。このため、コンデンサ110の静電容量を小さく設定した場合でも、緩やかにその両端電圧が変化し、大きな時定数を有する回路、すなわち大きな静電容量を有するコンデンサや大きな抵抗値を有する抵抗を使用した場合と同等の充放電特性を得ることができる。また、充電回路114や

7

放電回路 1 1 6 では、所定の電流をコンデンサ1 1 0 に供給、あるいはコンデンサ1 1 0 から放出する制御を行うが、これらの供給、放出動作は間欠的に行われるため、その際の電流値を I C 化に適したある程度大きな値に設定することができる。したがって、時定数回路 1 0 0 を含む A G C 回路 1 7 全体を半導体基板上に形成して I C 化することが可能になる。また、コンデンサ等の外付け部品が不要になるため、A G C 回路 1 7 全体を大幅に小型化することができる。

また、本実施形態の時定数回路 1 0 0 は、充放電速度設定部 1 1 8 によってコンデンサ 1 1 0 に対する充電速度と放電速度が異なるように設定されている。このため、AGC回路 1 7 のアタック時間とリリース時間を異ならせることが可能になる。

図 6 は、時定数回路 1 0 0 の具体的な構成を示す回路図である。図 6 に示すように、時定数回路 1 0 0 は、コンデンサ 1 1 0、定電流回路 1 4 0、FET 1 4 2、144、150、154、156、スイッチ 1 4 6、152、電圧比較器 1 6 0、アンド回路 1 6 2、164、分周器 1 7 0 を含んで構成されている。

2つのFET142、144によってカレントミラー回路が構成されており、 定電流回路140から出力される定電流と同じ充電電流が生成される。また、こ の充電電流の生成タイミングがスイッチ146によって決定される。

スイッチ146は、インバータ回路1とアナログスイッチ2とFET3によって構成されている。アナログスイッチ2は、pチャネルFETとnチャネルFETの各ソース・ドレイン間を並列接続することにより構成されている。アンド回路162の出力信号が直接nチャネルFETのゲートに入力されているとともに、この出力信号の論理をインバータ回路1によって反転した信号がpチャネルFETのゲートに入力されている。したがって、このアナログスイッチ2は、アンド回路162の出力信号がハイレベルのときにオン状態になって、反対にローレベルのときにオフ状態になる。また、FET3は、アナログスイッチ2がオフ状態のときにFET144のゲート・ドレイン間を低抵抗で接続することにより、FET144による電流供給動作を確実に停止させるためのものである。

スイッチ146がオン状態になると、定電流回路140が接続された一方のF ET142のゲートと他方のFET144のゲートとが接続された状態になるた

8

め、一方のFET142に接続された定電流回路140によって生成される定電流とほぼ同じ電流が他方のFET144のソース・ドレイン間にも流れる。この電流が、充電電流としてコンデンサ110に供給される。反対に、スイッチ146がオフ状態になると、FET144のゲートがドレインに接続された状態になるため、この充電電流の供給が停止される。

上述した定電流回路140および2つのFET142、144が電流供給部に 対応する。スイッチ146、アンド回路162が第1のタイミング制御部に対応 する。

また、上述したFET142と定電流回路140にFET150を組み合わせることにより、コンデンサ110の放電電流を設定するカレントミラー回路が構成されており、その動作状態がスイッチ152によって決定される。スイッチ152はスイッチ146と同じ構成を有している。このスイッチ152は、アンド回路164の出力信号の論理に応じてオンオフ状態が制御されており、この出力信号がハイレベルのときにオン状態に、ローレベルのときにオフ状態になる。

スイッチ152がオン状態になると、定電流回路140が接続された一方のF ET142のゲートと他方のFET150のゲートとが接続された状態になるため、定電流回路140によって生成される定電流とほぼ同じ電流が他方のFET 150のソース・ドレイン間にも流れる。この電流が、コンデンサ110に蓄積された電荷を放出する放電電流になる。

但し、FET150に流れる電流をコンデンサ110から直接取り出すことはできないため、本実施形態では、FET150のソース側にFET154、156によって構成される別のカレントミラー回路が接続されている。

2つのFET154、156はゲート同士が接続されており、FET154に上述した放電電流が流れたときに、同じ電流が他方のFET156のソース・ドレイン間にも流れるようになっている。このFET156は、ドレインがコンデンサ110の高電位側の端子に接続されており、FET156に流れる電流は、コンデンサ110に蓄積された電荷が放出されることによって生成される。

上述した定電流回路 1 4 0 および 4 つの F E T 1 4 2 、 1 5 0 、 1 5 4 、 1 5 6 が電流放出部に対応する。スイッチ 1 5 2 、アンド回路 1 6 4 が第 2 の タイミ

9

ング制御部に対応する。

また、電圧比較器160は、プラス端子に印加されるコンデンサ110の端子電圧と、マイナス端子に印加される時定数回路100の入力電圧との大小比較を行う。この電圧比較器160は、非反転出力端子と反転出力端子を有しており、プラス端子に印加されるコンデンサ110の端子電圧の方がマイナス端子に印加される入力電圧よりも大きい場合には非反転出力端子からハイレベルの信号が出力され、反転出力端子からローレベルの信号が出力される。反対に、プラス端子に印加されるコンデンサ110の端子電圧の方がマイナス端子に印加される入力電圧よりも小さい場合には非反転出力端子からローレベルの信号が出力され、反転出力端子からハイレベルの信号が出力される。

アンド回路162は、一方の入力端子に所定のパルス信号が入力され、他方の 入力端子に電圧比較器160の非反転出力端子が接続されている。したがって、 コンデンサ110の端子電圧の方が時定数回路100の入力電圧よりも大きい場 合に、アンド回路162から所定のパルス信号が出力される。

また、アンド回路164は、一方の入力端子に分周器170から出力される所定のパルス信号が入力され、他方の入力端子に電圧比較器160の反転出力端子が接続されている。したがって、コンデンサ110の端子電圧の方が時定数回路100の入力電圧よりも小さい場合に、アンド回路164から所定のパルス信号が出力される。上述した分周器170が充放電速度設定手段に対応する。

分周器170は、アンド回路162の一方の入力端子に入力されたパルス信号を所定の分周比で分周して出力する。上述したように、この分周後のパルス信号は、アンド回路164の一方の入力端子に入力される。

時定数回路100はこのような構成を有しており、次にその動作を説明する。

時定数回路100の動作開始時にコンデンサ110が充電されていない場合や、時定数回路100の入力電圧(AM検波回路16の出力電圧)が上昇傾向にある場合には、コンデンサ110の端子電圧の方が時定数回路100の入力電圧よりも低い状態にある。このとき、アンド回路162からパルス信号が出力され、アンド回路164からはパルス信号が出力されない。したがって、スイッチ146のみが間欠的にオン状態になり、このオン状態になるタイミングで所定の充電電

10

流がコンデンサ110に供給される。この充電動作は、コンデンサ110の端子 電圧が時定数回路100の入力電圧よりも相対的に高くなるまで継続される。

また、この充電動作によってコンデンサ110の端子電圧が時定数回路100の入力電圧を超えた場合や、この入力電圧が下降傾向にあってコンデンサ110の端子電圧よりこの入力電圧の方が低い場合には、アンド回路164からパルス信号が出力され、アンド回路162からはパルス信号が出力されない。したがって、スイッチ152のみが間欠的にオン状態になり、このオン状態になるタイミングで所定の放電電流がコンデンサ110から放出される。この放電動作は、コンデンサ110の端子電圧が時定数回路100の入力電圧よりも相対的に低くなるまで継続される。

また、上述した2つのアンド回路162、164から出力される2種類のパルス信号を比較すると、アンド回路162から出力されるパルス信号のデューティ比の方がアンド回路164から出力されるパルス信号のデューティ比よりも大きいため、2つのアンド回路162、164のそれぞれから同じ時間だけパルス信号が出力された場合を考えると、単位時間当たりの充電速度の方が放電速度よりも速くなる。このため、AGC回路17のアタック時間の方がリリース時間よりも短くなっている。

なお、上述した時定数回路100では、2つのアンド回路162、164から デューティ比が異なるパルス信号を出力するために分周器170を用いたが、異 なるデューティ比のパルス信号を別々に生成して2つのアンド回路162、16 4のそれぞれに入力するようにしてもよい。

また、上述した時定数回路100では、コンデンサ110に対する充電速度と 放電速度を異ならせるために、FET144、150のそれぞれがオン状態にな る単位時間当たりの割合を異ならせたが、これらのFETのゲート寸法を異なら せることにより、充電電流と放電電流そのものを異ならせるようにしてもよい。

図7は、時定数回路の変形例を示す回路図である。図7に示す時定数回路100Aは、図6に示した時定数回路100に対して、分周器170を削除するとともに、2つのFET144、150をゲート寸法を変更した2つのFET144A、150Aに変更した点が異なっている。

図8は、MOS型のFET (FET) のゲート寸法を示す図である。ゲート電圧が同じであっても、ゲート幅Wとゲート長しを変更することにより、チャネル抵抗が変化するため、ソース・ドレイン間を流れる電流は変化する。本実施形態では、充電電流を多くしてアタック時間を短くしたいため、FET144Aのゲート幅Wを大きな値に、ゲート長しを小さな値に設定する。一方、放電電流を少なくしてリリース時間を長くしたいため、FET150Aのゲート幅Wを小さな値に、ゲート長しを大きな値に設定する。このように、FET144A、150Aのそれぞれゲート寸法を異ならせることによってもAGC回路17のアタック時間とリリース時間を容易に異ならせることができる。この場合には、FET144A、150Aは、充電回路114と放電回路116の一部の構成をなすとともに、充放電速度設定手段としての機能を有する。

なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では、AM受信機に含まれる中間周波増幅回路15の利得を制御するAGC回路17について説明したが、FM受信機等に含まれる中間周波増幅回路あるいは他の各種の増幅回路の利得を制御するAGC回路について本発明を適用することができる。

#### 産業上の利用可能性

上述したように、本発明によれば、コンデンサに対して間欠的な充放電が行われるため、コンデンサの静電容量を小さくした場合であっても緩やかに端子電圧が変化し、等価的に大きな時定数を設定することができる。したがって、小さな静電容量のコンデンサを用いた場合であっても自動利得制御回路内の時定数回路に大きな時定数を設定することができ、自動利得制御回路全体を半導体基板上に一体形成することが可能となる。また、充放電速度設定手段を設けることにより、時定数回路内のコンデンサに対する充電速度と放電速度を異ならせることができるため、容易にアタック時間とリリース時間が異なる自動利得制御回路を実現することが可能になる。

12

#### 請求の範囲

1. 制御信号によって利得が調整可能な増幅器に接続されており、前記増幅器の出力電圧を所定の時定数で平滑する時定数回路と、前記時定数回路の出力電圧に基づいて前記制御信号を生成する制御信号生成回路とを有する自動利得制御回路において、

前記時定数回路は、

コンデンサと、

前記コンデンサの端子電圧と入力電圧とを比較する電圧比較器と、

前記端子電圧よりも前記入力電圧の方が相対的に高い場合に、前記コンデンサを間欠的に充電する充電回路と、

前記端子電圧の方が前記入力電圧よりも相対的に低い場合に、前記コンデンサ から間欠的に放電電流を放出する放電回路と、

前記充電回路による充電速度と前記放電回路による放電速度を異ならせる充放電速度設定手段と、

を備えることを特徴とする自動利得制御回路。

2. 前記充電回路は、前記コンデンサに所定の充電電流を供給する電流供給部と、 前記電流供給部による充電電流の間欠的な供給動作のタイミングを制御する第1 のタイミング制御部とを含んで構成されており、

前記放電回路は、前記コンデンサから所定の放電電流を放出する電流放出部と、 前記電流放出部による放電電流の間欠的な放出動作のタイミングを制御する第2 のタイミング制御部とを含んで構成されていることを特徴とする請求の範囲第1 項記載の自動利得制御回路。


- 3. 前記充放電速度設定手段は、前記第1および第2のタイミング制御部によって制御される充電電流の間欠的な供給時間と放電電流の間欠的な放出時間を異ならせることを特徴とする請求の範囲第2項記載の自動利得制御回路。
- 4. 前記第1および第2のタイミング制御部のそれぞれは、所定のデューティ比を有するパルス信号に基づいて前記タイミングの制御を行うスイッチを有しており、

前記充放電速度設定手段は、充電用の前記パルス信号のデューティ比と放電用

- の前記パルス信号のデューティ比を異ならせることを特徴とする請求の範囲第3項記載の自動利得制御回路。
- 5. 前記充放電速度設定手段は、前記電流供給部によって供給される充電電流と前記電流放出部によって放出される放電電流を異ならせることを特徴とする請求の範囲第2項記載の自動利得制御回路。
- 6. 前記電流供給部および前記電流放出部のそれぞれは、所定の基準電圧がゲートに印加されるトランジスタによって構成されており、


前記充放電速度設定手段は、充電用の前記トランジスタと放電用の前記トランジスタのゲート寸法を異ならせることを特徴とする請求の範囲第5項記載の自動利得制御回路。

1/8




**X** 

2/8




3/8


₩3





4/8




5/8







8/8



## INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/11759

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>7</sup> H03G3/30							
According to International Patent Classification (IPC) or to both national classification and IPC							
	SSEARCHED						
Minimum do	ocumentation searched (classification system followed b	by classification symbols)					
Int.Cl <sup>7</sup> H03G3/30							
	ion searched other than minimum documentation to the						
Kokai	uyo Shinan Koho 1922—1996 i Jitsuyo Shinan Koho 1971—2003	Toroku Jitsuyo Shinan Koho Jitsuyo Shinan Toroku Koho	0 1996–2003				
Electronic d	ata base consulted during the international search (name	e of data base and, where practicable, sear	rch terms used)				
C. DOCU	MENTS CONSIDERED TO BE RELEVANT						
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.				
Υ.	JP 7-22880 A (NEC IC Miconsys 24 January, 1995 (24.01.95), Full text; Figs. 1 to 9 (Family: none)	stem Kabushiki Kaisha),	1-6				
Y	JP 57-192120 A (Fujitsu Ltd. 26 November, 1982 (26.11.82), Full text; Figs. 1 to 4 (Family: none)		1-6				
	-		-				
X Furth	er documents are listed in the continuation of Box C.	See patent family annex.					
"A" docume conside "E" cartier date "L" docume cited to special "O" docume means "P" documenthan the	l categories of cited documents:  ent defining the general state of the art which is not  cred to be of particular relevance document but published on or after the international filing  ent which may throw doubts on priority claim(s) or which is o establish the publication date of another citation or other I reason (as specified)  ent referring to an oral disclosure, use, exhibition or other  sent published prior to the international filing date but later the priority date claimed  actual completion of the international search	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family  Date of mailing of the international search report					
10 F	February, 2003 (10.02.03)	25 February, 2003 (					
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer					
Facsimile No.		Telephone No.					

# INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/11759

			ISIDERED TO E					
Category*		ation of document	_ ·			e relev	vant passages	Relevant to claim No.
Y	08 Ju Full & AU & DE & NL & FR & AR & IL	4-71545 A une, 1979 text; all 7841005 A 2846234 A 7810589 A 2407607 A 215348 A 55772 A 1106230 A	drawings	& IT & SE & GB & ZA & US	7851600 7810991 2007446 7805723 4204172 1126825	A A A A		1-6
·			•					
					•			
							•	
			. •	• ·				·
							*	
1						•	<i>:</i>	·
,								16
								_
								; ;
ļ			•					
								÷
					• •			
								· ·
ļ								
							1 -	

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

#### 国際調査報告

国際出願番号 PCT/JP02/11759

発明の属する分野の分類(国際特許分類(IPC)) Int. Cl' H03G3/30 В. 調査を行った分野 調査を行った最小限費料(国際特許分類(IPC)) Int. C1' H03G3/30 最小限資料以外の資料で調査を行った分野に含まれるもの 1922-1996年 日本国実用新案公報 1971-2003年 日本国公開実用新案公報 1994-2003年 日本国登録実用新案公報 日本国実用新案登録公報 1996-2003年 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する 請求の範囲の番号 カテゴリー\* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 Y IP 7-22880 A(日本電気アイシーマイコンシステム株 1-6 式会社) 1995.01.24 全文,図1~図9 (ファミリーなし) JP 57-192120 A (富士通株式会社) Y 1-6 1982.11.26 全文、第1~4図 (ファミリーなし) □ パテントファミリーに関する別紙を参照。 区欄の続きにも文献が列挙されている。 \* 引用文献のカテゴリー の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 もの の理解のために引用するもの 「E」国際出願日前の出願または特許であるが、国際出願日 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 の新規性又は進歩性がないと考えられるもの 日若しくは他の特別な理由を確立するために引用する 「Y」特に関連のある文献であって、当該文献と他の1以 文献(理由を付す) 上の文献との、当業者にとって自明である組合せに 「O」ロ頭による関示、使用、展示等に言及する文献 よって進歩性がないと考えられるもの 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査報告の発送日 国際調査を完了した日 25.02.03 10.02.03 5W | 9180 特許庁審査官(権限のある職員) 国際調査機関の名称及びあて先 印. 日本国特許庁(ISA/JP) 畑中 博幸 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3574

国際出願番号 PCT/JP02/11759

C(続き).	関連すると認められる文献	
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 54-71545 A (トムソンーセーエスエフ) 1979.06.08 全文,全図	1-6
	& AU 7841005 A & IT 7851600 A0 & DE 2846234 A & SE 7810991 A & NL 7810589 A & GB 2007446 A & FR 2407607 A & ZA 7805723 A & AR 215348 A & US 4204172 A & IL 55772 A & CA 1126825 A & IT 1106230 A	
	×	
٠.		
·		

THIS PAGE BLANK (USPTO)